Бүтээгдэхүүний шинж чанарууд

Intel 100 тэрбум транзистор овоолох чадвартай, 2023 онд зах зээлд гаргахаар төлөвлөж буй 3D чипийн талаар дэлгэрэнгүй танилцууллаа.

3D давхарласан чип нь CPU, GPU болон AI процессоруудын нягтралыг эрс нэмэгдүүлэхийн тулд чип дэх логик бүрэлдэхүүн хэсгүүдийг давхарлаж Мурын хуулийг эсэргүүцэх Intel-ийн шинэ чиглэл юм.Чипийн процесс зогсоход ойрхон байгаа тул энэ нь гүйцэтгэлийг үргэлжлүүлэн сайжруулах цорын ганц арга зам байж болох юм.

Саяхан Intel хагас дамжуулагчийн салбарын "Hot Chips 34" бага хурал дээр удахгүй болох Солирын нуур, Сум нуур, Сарны нуурын чипүүдэд зориулсан 3D Foveros чипийн дизайны шинэ мэдээллийг танилцууллаа.

Сүүлийн үеийн цуу ярианаас болж Intel-ийн GPU хавтан/чипсетийг TSMC 3nm зангилаанаас 5нм зангилаа руу солих шаардлагатай байгаа тул Intel-ийн Солирын нуур хойшлогдох болно гэж үзэж байна.Intel GPU-д ашиглах тодорхой зангилааны талаарх мэдээллийг хараахан хуваалцаагүй байгаа ч компанийн төлөөлөгч GPU бүрэлдэхүүн хэсгийн төлөвлөсөн зангилаа өөрчлөгдөөгүй бөгөөд процессор 2023 онд цаг тухайд нь гаргахаар ажиллаж байна гэж мэдэгдэв.

Дашрамд дурдахад, Intel энэ удаад Meteor Lake чипийг бүтээхэд ашигладаг дөрвөн бүрэлдэхүүн хэсгийн нэгийг нь (CPU хэсэг) - TSMC бусад гурвыг нь үйлдвэрлэх болно.Салбарын эх сурвалжууд GPU хавтан нь TSMC N5 (5 нм процесс) гэдгийг онцолж байна.

Intel компани нь Intel-ийн 4 процессийн зангилаа (7 нм процесс) ашиглах бөгөөд зургаан том цөм, хоёр жижиг цөм бүхий гар утасны процессор хэлбэрээр зах зээлд гарах хамгийн сүүлийн үеийн Meteor Lake процессорын хамгийн сүүлийн үеийн зургуудыг хуваалцлаа.Солир нуур болон Сум нуурын чипүүд нь гар утас болон суурин компьютерийн зах зээлийн хэрэгцээг хангах бол Сарны нуур нь 15 Вт ба түүнээс доош хүчин чадалтай нимгэн, хөнгөн дэвтэрт ашиглагдах болно.

Сав баглаа боодол, харилцан холболтын дэвшил нь орчин үеийн процессоруудын нүүр царайг хурдан өөрчилж байна.Одоо хоёулаа үндсэн процессын зангилааны технологитой адил чухал бөгөөд зарим талаараа илүү чухал юм.

Даваа гарагт Intel-ийн олон нийтэд дэлгэсэн мэдээлэл нь 3D Foveros сав баглаа боодлын технологид төвлөрч, хэрэглэгчдийн зах зээлд Солир нуур, Сум нуур, Сарны нуурын процессоруудын үндэс болгон ашиглах болно.Энэ технологи нь Intel-д жижиг чипүүдийг Foveros холболттой нэгдсэн үндсэн чип дээр босоо байдлаар байрлуулах боломжийг олгодог.Intel нь Ponte Vecchio болон Rialto Bridge GPU болон Agilex FPGA-д зориулж Foveros-ийг ашиглаж байгаа тул үүнийг компанийн дараагийн үеийн хэд хэдэн бүтээгдэхүүний үндсэн технологи гэж үзэж болно.

Intel өмнө нь 3D Foveros-ийг бага эзэлхүүнтэй Lakefield процессорууд дээрээ зах зээлд гаргаж байсан боловч 4 хавтантай Солирын нуур болон бараг 50 хавтантай Понте Веккио нь уг технологийн дагуу олноор үйлдвэрлэгдсэн компанийн анхны чипүүд юм.Arrow Lake-ийн дараа Intel шинэ UCI холболт руу шилжих бөгөөд энэ нь стандартчилсан интерфейсийг ашиглан чипсетийн экосистемд нэвтрэх боломжийг олгоно.

Intel компани Faveros-ийн идэвхгүй завсрын давхарга/суурь хавтан дээр дөрвөн Солирын нуурын чипсет (Intel-ийн хэллэгээр "хавтан/плитка" гэж нэрлэдэг) байрлуулна гэж мэдэгдэв.Солирын нуур дахь суурь хавтан нь Лэйкфилдээс ялгаатай бөгөөд үүнийг тодорхой утгаараа SoC гэж үзэж болно.3D Foveros савлагааны технологи нь идэвхтэй зуучлагч давхаргыг дэмждэг.Intel нь Foveros interposer давхаргыг үйлдвэрлэхэд хямд, бага чадалтай 22FFL процессыг (Лейкфилдтэй адил) ашигладаг гэж мэдэгджээ.Intel мөн цутгах үйлдвэрийн үйлчилгээндээ энэхүү зангилааны шинэчилсэн 'Intel 16' хувилбарыг санал болгож байгаа боловч Солирын нуурын үндсэн хавтангийн аль хувилбарыг Intel ашиглах нь тодорхойгүй байна.

Intel энэ зуучлагч давхарга дээр Intel 4 процессыг ашиглан тооцоолох модулиуд, оролт гаралтын блокууд, SoC блокууд болон график блокуудыг (GPU) суулгана.Эдгээр бүх нэгжийг Intel зохион бүтээсэн бөгөөд Intel архитектурыг ашигладаг боловч TSMC нь I/O, SoC болон GPU блокуудыг OEM болгоно.Энэ нь Intel нь зөвхөн CPU болон Foveros блокуудыг үйлдвэрлэдэг гэсэн үг юм.

Салбарын эх сурвалжууд нь I/O үхжил ба SoC нь TSMC-ийн N6 процесс дээр хийгдсэн бол tGPU нь TSMC N5-ийг ашигладаг болохыг харуулж байна.(Intel нь I/O хавтанг 'I/O Expander' буюу IOE гэж нэрлэдэг гэдгийг тэмдэглэх нь зүйтэй)

Фоверосын замын газрын зураг дээрх ирээдүйн зангилаанууд нь 25 ба 18 микрон зайтай.Ирээдүйд Hybrid Bonded Interconnects (HBI) ашиглан 1 микрон овойлт зайд хүрэх нь онолын хувьд ч боломжтой гэж Intel хэлж байна.