Шинэ эх XC18V04VQG44C Spot Stock FPGA талбарт програмчлагдах хаалганы массив логик IC чип нэгдсэн хэлхээ

Бүтээгдэхүүний шинж чанарууд

Баримт бичиг ба хэвлэл мэдээлэл

Байгаль орчны болон экспортын ангилал

Нэмэлт нөөц

Xilinx санах ой – FPGA-д зориулсан тохиргооны пром

Xilinx нь XC18V00 цувралын программчлагдсан программчлагдсан PROM-уудыг танилцуулж байна (Зураг 1).Энэхүү 3.3V гэр бүлийн төхөөрөмжүүдэд Xilinx FPGA тохиргооны бит урсгалуудыг дахин програмчлах, хадгалахад хялбар, зардал багатай аргыг хангадаг 4 мегабит, 2 мегабит, 1 мегабит, 512 килобит PROM багтдаг.

FPGA нь Мастер цуврал горимд байх үед PROM-г удирддаг тохиргооны цагийг үүсгэдэг.CE болон OE-г идэвхжүүлсний дараа богино хугацааны хандалтын хугацаа нь FPGA DIN зүүтэй холбогдсон PROM DATA (D0) зүү дээр өгөгдөл авах боломжтой.Цагийн ирмэг нэмэгдэхийн дараа шинэ өгөгдөлд хандах боломжтой.FPGA нь тохиргоог дуусгахын тулд тохирох тооны цагны импульс үүсгэдэг.FPGA нь Slave Serial горимд байх үед PROM болон FPGA нь гадаад цагаар ажилладаг.

FPGA нь Master Select MAP горимд байх үед FPGA нь PROM-г удирддаг тохиргооны цагийг үүсгэдэг.FPGA нь Slave Parallel эсвэл Slave Select MAP горимд байх үед гадаад осциллятор нь PROM болон FPGA-г удирддаг тохиргооны цагийг үүсгэдэг.CE болон OE-г идэвхжүүлсний дараа өгөгдөл PROM-ийн DATA (D0-D7) зүү дээр боломжтой болно.Цагийн ирмэг нэмэгдэхийн дараа шинэ өгөгдөлд хандах боломжтой.Өгөгдөл нь CCLK-ийн дараах өсөн нэмэгдэж буй ирмэг дээр FPGA руу цаглагдана.Чөлөөт ажилладаг осцилляторыг Slave Parallel эсвэл Slave Select MAP горимд ашиглаж болно.

Дараах төхөөрөмжийн CE оролтыг удирдахын тулд CEO гаралтыг ашиглан олон төхөөрөмжийг каскад болгож болно.Энэ гинжин хэлхээний бүх PROM-уудын цагны оролт болон ДАТА гаралт нь хоорондоо холбоотой.Бүх төхөөрөмжүүд нийцтэй бөгөөд гэр бүлийн бусад гишүүдтэй эсвэл XC17V00 нэг удаагийн программчлагдсан цуваа PROM гэр бүлтэй хамт байж болно.